6ES7350-1AH02-0AE0
发布时间：2018-12-19 20:26:13点击率：
视频采集模块
模拟视频信号采用非标准制式，相机工作在外触发方式下，由FPGA提供触发信号，每触发一次，相机传送一场信号。进入电路板的视频信号幅值为1V，先经过视频运算放大器EL4089放大并嵌位，使幅值升为2V.之后信号分两路，一路送ISL59885视频同步分离芯片产生行同步、场同步信号，一路经 AD9200进行模数转换。将视频信号解码出行同步、场同步及8位的亮度信号送入FPGA模块。
2. 2 FPGA模块
Altera公司的EP1K100系列是性价比较高的可编程逻辑器件，它具有10万等效系统门，核电压为2.5V，端口电压兼容5V、3.3V，工作频率可达250MHz，可满足本卡多电压高频率工作要求。
这一部分主要负责整个板卡的逻辑控制，时序调整。FPGA接收视频的行、场同步及亮度信号，并在FPGA中进行图像的预处理，可以在FPGA中进行二值化、sobel边缘分割、中值滤波。将处理后的亮度信号送入DM642的视频口。由于ISL59885产生的行同步信号每两行分离出一个，为了正确的采集，FPGA须在每两个行同步的中间加入一个行同步信号，送往DM642的视频口。另外FPGA还负责视频采集部分的采样频率、嵌位信号的产生，并行IO 控制信号的产生，以及串行接口部分通信协议RS-232、RS-442的选择等等。
6ES7350-1AH02-0AE0
TMS320DM642模块：
DM642是TI公司新近推出的一款应用于视频和图像处理方面的芯片，他采用TMS320C64X系列DSPs的内核，集成了一些面向视频及图像处理的外围设备，例如集成了三个可配置的视频口，10/100Mbps Ethe MAC，多通道串行音频接口（McASP）及66MHz32位PCI总线。TMS320DM642采用TI公司开发的第二代高性能超长指令字结构 VelociT1.2TM，在每个时钟周期内可执行2个16*16位的乘法或4个8*8位的乘法。TMS320DM642内含6个算术逻辑单元，在每个时钟周期内都可执行2个16位或4个8位的加减\比较\移动等运算。在600MHz的时钟频率下，DM642每秒可以进行24亿次16位的乘累加或48亿次 8位的乘累加。这样强大的运算能力，使得DM642可以进行实时的多视频处理和图像处理。
本设计利用视频口进行图像采集，用以太网接口实现图像传输。
视频口能够支持BT.656、HDTV Y/C、MPEG-2 Transport stream input等多种格式的视频数据的输入输出。本次设计采用逐行扫描且只采集亮度数据，视频口工作在YcbCr 4：2：2方式下。视频口与DM642的EDMA结合，每采集一行图像数据便启动一次EDMA同步事件，将数据从接收FIFO中倒到SDRAM中暂存下来。一场图像数据采集之后，采用EDMA链接自动重新配置EDMA参数。整个图像采集只消耗极少的CPU时间，使CPU能够把精力集中到后面的图像处理工作中。