MCR-C-I/U-4-DC
发布时间：2019-01-09 09:27:14点击率：
卷积计算模块的硬件结构由算法决定，每个点时钟周期内，对输入原始图像像素和系数先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。系数产生功能是依据控制模块确定的状态，产生算法要求的系数。输入缓存由控制模块不断刷新，保证每一时钟输入给卷积计算模块相应的像素数据。输出缓存提供下一环节数据流接口。
控制模块是核心逻辑部分，可以采用逆向映射方式（按照输出像素的时间顺序递增，选择对应的输入像素得到结果），也可以采用顺向映射方式（直接在输入像素的时序中产生输出像素）。
逆向映射方式工作在输出图像的时钟域，控制模块根据缩放倍率、分辨率和同步信号，确定输入像素坐标的增量大小，使得在每一时钟周期输入缓存中出现相应的像素数据。因为逆向映射方式需要使输出时钟域与输入时钟域保持同步，所以需要大容量的输入数据存储空间，才能确保在每个时钟周期提供相应的输入像素数据。顺向映射方式输入和输出像素有很强的时序对应关系，按照输入像素的时序进程实时确定输出像素的时序，输出图像分辨率发生变化，但帧频一致。图像缩放过程中，输入一个像素可能会输出2个或3个像素，控制模块可以采用输出缓存、双口RAM、变换时钟域、增加数据总线宽度等方法达到这种同步。顺向映射方式符合输入图像的时序，不需要大容量的数据存储空间，具体根据图像缩放算法的邻域大小而定。
MCR-C-I/U-4-DC
基于FPGA实现图像缩放时，无论是逆向映射方式还是顺向映射方式，控制模块的设计都比较复杂。为了发挥FPGA的优势，大幅度降低设计难度，简化硬件结构，文中把图像缩放过程设计为一个单元体的循环过程，在单元体内部，可以事先计算出卷积系数。例如，把每行720个像素，放大到768个像素，相当于每输入15个像素，输出16个像素。此时可以把15个像素作为一个单元体，事先计算出每个输入像素周期的卷积系数，在FPGA中设计一个包含15种情况的状态机即可。单元体的像素数量越少，事先计算卷积系数和状态机设计的工作量就越少，因此像素的数量控制在20个以内，必要时可以采用近似的整数比。当输出像素的数量与实际要求相差很小时，图像边缘部分增加或减少几个像素对显示效果影响甚微，因此各种图像缩放倍率情况下，相应个数的输入像素都可以作为一个合适的单元体。
为论述方便，文中以将768x576的输入图像放大到1 024x768为例，说明基于FPGA实现对输入原始图像像素先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。