PNOZ ms 1p 773800
发布时间:2019-03-04 15:10:34点击率:
PNOZ ms 1p 773800在处理按键抖动的程序中,必须同时考虑消除闭合和断开两种情况下的抖动。所以,对于按键消抖的处理,必须按 差的情况来考虑。我们从上面的图上可以看到,按键输出的信号的跳变时间(上升沿和下降沿) 大是在20ms左右。按键一次闭合 短的时间大概是120ms左右。
如果我们把按键的输出做为一个时钟域(时钟频率未知,但信号的slow rate是已知的,既 大20ms左右)的信号,用另外一个时钟来采集这个按键的输出,则就可以把按键的消抖归结为一个 基本的CDC问题来处理。而问题的核心是如何确定采集时钟的频率。假设采集时钟的周期小于20ms,那么,采集时钟就有可能两次采到按键断开时的不确定的值,就没有办法避免采用CDC电路所想避免的问题。所以采集时钟的周期必须要大于20ms。假设采集时钟的周期大于120ms的话,就有可能采不到按键的闭合信号,所以采集时钟的周期必须小于120ms。我们在这里选用周期为25ms的采集时钟(频率为40Hz)。
下面的verilog实现实际上是一个标准的CDC电路,直接可以用来做按键的消抖。
module RMV_BJ (
BJ_CLK, //采集时钟,40Hz
RESET, //系统复位信号
BUTTON_IN, //按键输入信号
BUTTON_OUT //消抖后的输出信号
PNOZ ms 1p 773800
联系方式
上一个:NM11KBA-M
下一个:FX2N-32MT-DSS



