PSM-ME-RS232/TTY-P
发布时间：2019-03-06 14:15:52点击率：
0
PSM-ME-RS232/TTY-P PSM-ME-RS232/TTY-P Speedcore是的硬件加速器 数据中心和企业中的计算与通信基础设施在指数级数据增长速率、不断变化的安全和软件虚拟化要求面前，很难再保持同步。传统的多核CPU和SoC需要可编程硬件加速器来预处理和卸载数据，从而提升其计算性能。FPGA是的硬件加速器解决方案，因为随着算法的不断变化，加速器需要不断用新的功能来实现更新。对于低至中容量应用，独立的FPGA芯片是一种方便且实际的解决方案；然而，对于高容量应用，Speedcore是解决方案，其可以提供的显著优势包括： ·更低的功耗： oSpeedcore以内部连线方式直接连接至SoC，从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲（IObuffer）。可编程输入输出电路的功耗占据了独立FPGA总功耗的一半。 oSpeedcore的芯片面积可以根据客户终应用的需求而定制。 o为了更低的功耗，客户可以调整工艺技术来实现性能的平衡。 ·更高的接口性能： o相比独立的FPGA芯片接口，SpeedcoreIP的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC，而独立的FPGA通常通过一个高延迟的串行器/解串器（SerDes）架构进行连接。 ·更低的系统成本： o因为省去了可编程输入输出缓冲（IObuffer）架构，Speedcore的芯片面积比独立的FPGA小得多。 o由于FPGA拥有较高的引脚数，为了支持这些引脚的扇出，PCB需要较多的层数，采用SpeedcoreIP可以避免这个问题。另外，Speedcore省去了对独立FPGA周边所有支持性元器件的需求，这些元器件包括电源调节器、时钟发生器、电平位移器、无源元件和FPGA冷却器件。 ·更高的系统可靠性和良品率： o将FPGA的功能集成至一片ASIC中，可消除在印制电路板上放置一颗独立的FPGA所造成的可靠性和良率损失。 PSM-ME-RS232/TTY-P Speedcore以模块化方式构建，以便为客户在定义其资源需求时提供灵活性上的支持，同时也支持Achronix针对此需求快速配置SpeedcoreIP产品以实现交付。此外，模块化架构也支持Achronix方便地将这项技术移植到不同的工艺技术和金属叠层上。现在已经可以提供基于台积电（TSMC）的16纳米FinFETP（16FF+）工艺的SpeedcoreIP产品，并且正在开发基于台积电的7纳米工艺的IP。 轻松评估Speedcore Achronix的ACE设计工具包括一个Speedcore的实例，客户可以立即用它来编译其设计，以在性能、资源使用和编译时间等方面评估SpeedcoreIP。此外，Achronix拥有关于Speedcore功能和ASIC集成流程方面的完整文档。希望了解Speedcore芯片面积和功耗等信息的客户可以联系Achronix，以获取其特定Speedcore尺寸及工艺的详细资料。 产品供货 现在已可以全面提供SpeedcoreIP产品。在本次发布之前，所有与Speedcore相关的信息和客户讨论都是保密的。而在保密期间，Achronix就已经完成了多项Speedcore设计。随着本次发布，感兴趣的公司可以访问官网获得关于这些产品的全面信息。 公司的理念是帮助您！
→降低您的维护成本！
→延长控制系统寿命！
→以帮助支持现有的控制系统!
→提供嵌入式系统备件!
→各种大型进口DCS系统备品，备件。
→专注于停产的控制系统零部件地位！
-------------------------------------
联系人：欧工
手机：18030229050
电话：0592-5709821
传真：0592-5917519
QQ3151326358
邮箱3151326358@qq
返 回
免责声明：以上所展示的信息由企业自行提供，内容的真实性、准确性和合法性由发布企业负责，塑胶五金网对此不承担任何保证责任
