1785-L40L

1785-L40L 

下载数据时ZDMA的配置

按照是否为样本数据，通信可分为两个阶段：一是面向FPGA片上集成存储系统的非样本数据通信，二是面向FPGA片外扩展存储器的样本数据通信。

本设计使用ZDMA0、ZDMA1两个通道中的一个。与ZDMA有关的特殊功能寄存器有：

ZDMA控制寄存器（①ZDCONn）：主要用于对DMA通道进行控制，允许外部DMA请求（nXDREQ）。

ZDMA0/1初始源/目的地址和计数寄存器、ZDMA0/1当前源/目的地址和计数寄存器。

ZDMAn初始/当前源地址寄存器（②ZDISRC、③ZDCSRC）：初始源地址为数据在ARM芯片内存的存放地址；当前源地址为即将传输的数据的内存地址，值为初始源地址+计数值。

ZDMAn初始/当前目的地址寄存器（④ZDIDES、⑤ZDCDES）：分为两个阶段： 阶段传输非样本数据时初始目的地址为BANK6的起始地址；当前目的地址是变化的，为初始目的地址+计数值。第二阶段传输样本数据时初始目的地址也是当前目的地址，为样本数据寄存器的地址。

ZDMAn初始/当前目的计数寄存器（⑥ZDT、⑦ZDT）：初始值为0，当前值随着传输数据的个数逐一递增，直至达到所有数据的数量。样本数据和非样本数据的传输分两个阶段进行，各自独立。

从这个过程中可以看出，配置ZDMA时需考虑FPGA端存储结构体多样性的问题。

1785-L40L 

上传数据时ZDMA的配置

神经网络处理器的稳定权值和处理结果存储在FPGA上统一编址的专用寄存器组B中，不存在存储结构体多样性的问题，所以上传数据时ZDMA的配置相对简单：

初始源地址即专用寄存器组B的起始地址，每传送一次数据专用寄存器组的地址指针+1并作为当前源地址。

初始目的地址为要存放数据的内存块的起始地址，每传送一次数据内存块地址指针+1并作为当前目的地址。

计数寄存器的初始值为0，每传送一次数据其值+1，达到设定的目标值时数据上传即完成。

结语

本文首先介绍了人工神经网络的模型和算法以及FPGA的实现，并通过对网络结构的分析设计了FPGA端的数据存储系统。然后分析了ARM端和FPGA端各自的功能，在此基础上把两者结合在一起，设计了一种利用ARM的ZDMA方式相互通信的方案。

1785-L40L

Quantum Backplane  背板 
140XBP00200 Quantum
140XBP00200C Quantum
140XBP00300 Quantum
140XBP00300C Quantum
140XBP00400 Quantum
140XBP00400C Quantum
140XBP00600 Quantum
140XBP00600C Quantum
140XBP01000 Quantum
140XBP01000C Quantum
140XBP01600 Quantum
140XBP01600C Quantum
140XBE10000 Quantum
140XBE10000C Quantum
140XCA71703 Quantum
140XCA71706 Quantum
140XCA71709 Quantum
 
Quantum Remote I/O (S908-Coax.)   远程I/O系统 
140CRP93100 Quantum
140CRP93200 Quantum
140CRA93100 Quantum
140CRA93200 Quantum
140CRA93100C Quantum
140CRA93101 Quantum
 
Quantum Distributed I/O (Mod P) 分布式I/O 
140CRA21110 Quantum
140CRA21110C Quantum
140CRA21120 Quantum
140CRA21120C Quantum
140CRA21210 Quantum
140CRA21210C Quantum
140CRA21220 Quantum